PATENT ABSTRACTS OF JAPAN

(11) Publication number:

02-028624

(43) Date of publication of application: 30.01.1990

(51) Int. CI.

G02F 1/136

H01L 21/336

H01L 27/12

H01L 29/40

H01L 29/784

(21) Application number : **63-179977**

(71) Applicant: FUJITSU LTD

(22) Date of filing:

18, 07, 1988

(72) Inventor:


MISHIMA YASUYOSHI MATSUMOTO TOMOTAKA

KIMURA TADAYUKI

(54) THIN FILM TRANSISTOR

(57) Abstract:

PURPOSE: To obtain a thin film transistor (TFT) which has a large operation margin for an Ioff current by laminating an impurity-added type hydrogenated amorphous silicon layer which has a large energy band gap as a contact layer and an ohmic electrode film and forming the laminated film as a source electrode and a drain electrode. CONSTITUTION: A semiconductor layer 24 is formed of an ia-Si:H layer in a specific pattern on an insulating film 23. A carbon-added hydrogenated amorphous silicon layer (N+a-SiC:H) to which N type impurities of phosphorus or arsenic are added or nitrogen-added hydrogenated amorphous silicon layer (N+a-SiN:H) layer to which N type impurities are added is formed thereupon as the contact layer 25. On this contact layer 25, the ohmic electrode 26 formed of a Ti film or Cr film is laminated. Then the lamination structure of



the contact layer 25 and ohmic electrode 26 is patterned by using a photoresist film as a mask to form the source electrode 27 and drain electrode 28.

Consequently, the margin of the Ioff (drain) current value can be increased.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998, 2003 Japan Patent Office

⑲ 日本国特許庁(JP)

①特許出願公開

◎ 公開特許公報(A) 平2-28624

®Int. Cl. 5 G 02 F 1/136 H 01 L 21/336 27/12 29/40 29/784 識別記号 庁内整理番号 500 7370-2H

❸公開 平成2年(1990)1月30日

A 7514-5F A 7638-5F

7638-5F

8624-5F H 01 L 29/78 3 1 1 P 審査請求 未請求 請求項の数 1 (全6頁)

9発明の名称 薄膜トランジスタ

②特 願 昭63-179977

②出 願 昭63(1988)7月18日

⑫発 明 者 三 島 康 由 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 内

@発明者松本 友孝神奈川県川崎市中原区上小田中1015番地富士通株式会社

内

闷発 明 者 木 村 忠 之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

勿出 願 人 富士通株式会社

四代 理 人 弁理士 井桁 貞一

神奈川県川崎市中原区上小田中1015番地

明 細 書

発明の名称
薄膜トランジスタ

2. 特許請求の範囲

絶縁性慈板(21)上に形成された所定パターンのゲート電極(22)上に絶縁膜(23)を介して半導体層(24)としての真性の水素化アモルファスシリコン層が形成され、該半導体層(24)上に素子形成用のコンタクト層(25)としての前記水素化アモルファスシリコン層よりエネルギーバンドギャップの広い不純物添加型の水素化アモルファスシリコン層と、該コンタクト層(25)上にオーミック電極限(26)とが積層形成され、前記コンタクト層とオーミック電極限の積層膜が、所定のパターンに分離してソース電極(27)およびドレイン電極(28)として形成されたことを特徴とする薄膜トランジスタ。

3. 発明の詳細な説明

(概 要)

液晶表示パネルの液晶セル駆動用の薄膜トラン ジスタの構造に関し、

該環膜トランジスタ駆動用のドレイン電液に於けるOFF電流(ゲート電圧を負バイアスにした 時のドレイン電流)の値が、パネルの温度上昇や、 パネルの表示用光源の迭光により影響を受けて大 きくなるのを防止することを目的とし、

絶縁性基板上に形成された所定パターンのゲート電極上に絶縁膜を介して半導体層としての真性の水素化アモルファスシリコン層上に素子形成用のコンタクト層としての前記水素化アモルファスシリコン層よりエネルギーバンドギャップの広とスタクト層とオーミック電極膜の積層膜が、所定のパターンに分離されて成る構成とする。

〔産業上の利用分野〕

本発明は液晶表示パネルの液晶セル駆動用の弾 膜トランシスタの構造に関する。

OA機器の普及に伴い、コンパクトでフラットな構造で、かつ高品質な画像を呈する大型液晶表示パネルが要求され、このため単純マトリックス型液晶表示パネルや、アクティブマトリックス型液晶表示パネル等が開発されている。前者の液晶表示パネルは工程が比較的簡単で、歩留まり良く形成できるが、フルカラーの液晶表示パネルを形成する際の色の彩度や明度の品質の点で問題を生じる。

後者の液晶表示パネルは、薄膜トランジスタを 液晶セルの駆動に用いているため、フルカラーの 液晶表示パネルを形成する際、色の彩度や明度の 点では満足できるが、工程が煩雑で歩留まりが悪い等の難点がある。そのため、歩留まりの良い素 子構成および薄膜トランジスタの駆動電流のマー ジンが大きくとれる液晶表示パネルが望まれている。

パネルが形成されている。

このような液晶表示パネルの動作に付いて述べると、前記したゲートパスライン2に所定の電圧を印加することでゲート電極6に所定の電圧を印加し、薄膜トランジスタ5を導通状態にすることでドレインパスライン3のデータ電圧が画素電極4に書き込まれたデータ電圧がセル電圧になる。

次いで薄膜トランジスタ5をオフ状態、即ち、 非導通状態とすることでセル電圧は、データ電圧 の変動に対して殆ど影響無く、一定の状態に保た。 れ、それによって大容量の液晶表示パネルが得ら れる。

第8図は従来の薄膜トランジスタの構造を示す 断面図であり、第1のガラス基板1上には所定パ ターンに形成のチタン(1i) 膜或いはクロム(Cr) 膜よりなるゲート電極6が形成され、該ゲート電 極6上には水素を添加したアモルファス窒化シリ コン膜、或いは二酸化シリコン (SiO₂) 膜が絶縁 膜11として形成され、更にその上には所定パター

〔従来の技術〕

第7図は薄膜トランジスタを液晶セルの駆動用 素子として用いたアクティブマトリックス型液晶 表示パネルの斜視図で、第1のガラス基板1上に はゲートバスライン2と、該ゲートバスライン2 と絶縁膜(図示せず)を介して交差するドレイン パスライン3と、該ゲートバスライン2とドレイ ンバスライン3で囲まれた領域に複数の画素(液 晶セル)を形成する透明な画素電極4と、画素単 位の複数の薄膜トランジスタ5が形成されている。

この譲渡トランジスタ5のゲート電極6はゲートパスライン2に、ドレイン電極7はドレインパスライン3に、ソース電極8は画素電極4にそれぞれ接続されている。

またこのドレイン電極7を画素電極4に接続しても良いし、ソース電極8をドレインパスライン3に接続しても良い。

一方、第2のガラス基板9には透明なベタの共 通電極10が形成され、このガラス基板9と第1の ガラス基板1の間には液晶が封入されて液晶表示

ンの真性の水素化アモルファスシリコン(以下ia-Si:Hと称す)よりなる半導体層12が形成されている。そして更に核半導体層12上にはコンタクト層としてのN型不純物添加型水素化アモルファスシリコン(以下N°a-Si:Hと称す)膜13と、Ti膜、成いはCr膜よりなるオーミック電極14との積層膜がゲート電極6と投影的に一部オーバーラップし、かつ2つに分割されたパターンにより成膜されソース電極15およびドレイン電極16として形成されている。

(発明が解決しようとする課題)

ところで従来の薄膜トランジスタの構造では、 第2図の点線曲線に示すようにゲート電極側に+ の電圧を印加した場合のドレイン電流(Ion)は 10-4A以上の値を示して液晶パネルを明に動作させる駆動に対して問題は無い。

然し、ゲート電極側に一の電圧を印加した場合のドレイン電流(Toff)電流は、同点線曲線で示すように10⁻¹¹ ~10⁻¹² Aの値で飽和状態に到達す

るので液晶パネルの温度上昇や、パネルの照射光 源(バックライト)の途光が薄膜トランジスタに 導入されることによって上記ドレイン電流の値は、 容易に10⁻¹ A程度に上昇し、セル電圧を保持する ためには確実性が無いといった問題がある。

このことは、ゲート電極側に負の電圧を印加した場合、半導体層とコンタクト層間に形成されたN型反転層によりコンタクト層内に正孔が導入され、この正孔が確実にコンタクト層内で、ブロッキングされずにオーミック電極側に移動し、その正孔の移動によってloff電流値が上昇するものと考えられる。

そのため、前記したパネルの照射光源の透光や、パネルの温度上昇によってIoff電流が変化するため、高品質の質像が得られない問題がある。

また薄膜トランジスタは、各画素電極に対応して複数個設けられてあり、この温度上昇や、途光の影響を受けない薄膜トランジスタを多数、均一な特性でパネル全体(ガラス基板全体)に形成するのは困難である。

〔作 用〕

本発明の薄膜トランジスタは、コンタクト層として従来用いていたN・a-Si:H層の代わりに、族N・a-Si:Hに炭素、或いは窒素を添加し、族N・a-SiHに炭素、或いはN・a-SiH:H層を形成することで、薄膜トランジスタの半導体層とオーミック電極(ドレイン領域側)との間に、ゲート電極の電圧を印加した時にゲート電極か多入工作のででである。とのを防止するブロッキング層を形成して孔が半導体層内に溜まるようにし、Loff電流がルの温度上昇や、バネルの照射光源の送光の影響をうけ難くしてLoff電流値のマージンを大きくとれるようにする。

(実施例)

以下、図面を用いて本発明の一実施例につき詳細に登明する。

第1図は本発明の薄膜トランジスタの断面図で

本発明は上記した問題点を除去し、Ioff電流がパネルの温度上昇や、照射光源からの速光によっても影響を受けないようにして、Ioff電流の動作マージンの大きい薄膜トランジスタの構造の提供を目的とする。

[課題を解決するための手段]

上記目的を達成する本発明の薄膜トランジスタは、絶縁性基板上に形成された所定パターンのゲート電極上に絶縁膜を介して半導体層としての真性の水素化アモルファスシリコン層が形成され、は水素化アモルファスシリコン層上に素子形成用のコンタクト層とオーバンドギャップコン層とカースをで積度が表現である。となり、所定のパターンに分離されて成ることで構成される。

ある。図示するように透明な第1のガラス基板21 上に、所定パターンのTi或いはCr膜よりなるゲート電極22が形成されている。該ゲート電極22上には水素を添加したアモルファス窒化シリコン(a-SiN:H) 膜、或いは二酸化シリコン(SiOz) 膜よりなる絶縁膜23がプラズマCVD 法により形成されている。

またこの絶縁膜23上には、プラズマCVD 法およびホトリソグラフィ法を用いて形成したホトレジスト膜をマスクとしたエッチングにより所定のパターンのi a-Si:8層よりなる半導体層24が50~1000 人の厚さに形成されている。

このままでは前述した従来例に何ら変わりはないが、本発明はこのia-Si:H暦24上に燐(P)、または砒素(As)のN型の不純物を添加した炭素添加型水素化アモルファスシリコン暦(N・a-SiC:H)、成いは上記N型の不純物を添加した窒素添加型水素化アモルファスシリコン暦(N・a-SiN:H)層がコンタクト層25として10~1000人の厚さでプラズマCVD 法により形成されている。

このコンタクト層25は電気伝導度 $\sigma_{\bullet}=10(\Omega$ - cm) $^{-1}$ 程度になるようにN型不純物の添加量を制御する。

そしてこのコンタクト層25上にはTi膜またはCr 膜よりなるオーミック電極26が蒸着、およびエッ チングにより所定のパターンに積層形成されている。

そしてこのコンタクト暦25とオーミック電極26 の積層構造が前述したように所定パターンのホト レジスト膜をマスクとしてエッチングによりパタ ーンニングされ、ソース電極27およびドレイン電 極28として形成される。

このようにして形成された薄膜トランジスタの 特性を第3図に示すトランジスタのエネルギーパ ンド構造図を用いて説明する。

また該トランジスタのコンタクト層25のエネルギーバンド構造図を部分的に拡大した第4図を用いて説明する。

第3図および第4図に於いて図の縦輪31は電子のエネルギー値を示し、32はゲート電極22のフェ

るコンタクト層25の伝導帯のエネルギー値(E_{cz}) と、価電子帯のエネルギー値(E_{vz}) 間のバンドギャップ E_{vz} の値は、従来の半導体層を構成する N^* a-Si:Hの E_{vz} の値が1.70eVに対して2.0eV に迄増大する。そのため、 ΔE の値が0.20eVの値(この値は従来のコンタクト層に於ける ΔE の値と同じ)になるようにN型の不純物の添加量を制御すると、 N^* a-SiC:N 型の不純物の添加量を制御すると、 N^* a-SiC:N 型の不純物の添加量を制御する。

従って従来のコンタクト層を構成する N・a-Si: H層のエネルギーバンドギャップ B。1の値は1.70 eVであるので、炭素原子を添加したことで、エネルギーバンドギャップが従来の炭素を添加したことになり、このドーベンドギャップが従来の炭素を添加したことになり、この N・a-SiC: H 層よりなるコンタクト層 25内に エネルギー値が(1.80 ー1.50) eV のブロッキング層 33が形成されることになり、このブロッキング層 33が形成されることになり、このブロッキング層 33に正孔34が閉じ込められて、オーミック電極側に正孔34が移動しなくなるので、ioff電流値が第

ルミレベル(E_{*}) 、23は絶縁膜、24はi a-Si:H層 よりなる半導体層、25はN・a-SiC:H 層よりなる コンタクト層、26はオーミック電極を示す。

図示するように本発明の薄膜トランジスタが、 従来の薄膜トランジスタと異なる点は、本発明の 薄膜トランジスタのコンタクト層が、従来のN・ a-Si:H層より成るコンタクト層に代わって該N・ a-Si:H層よりエネルギーバンドギャップが大きく、 該N・a-Si:H層に炭素を添加したN・a-SiC:B 層、 或いはN・a-Si:H層に窒素を添加したN・a-SiN: B で形成されている点にある。

図示するように、N・a-SiC: H 層よりなるコンタクト層25に於ける伝導帯のエネルギー値(Ecr)と、オーミック電極26に於けるフェルミレベル(Er)32の間のエネルギーギャップの値(ΔE)の値は、i a-SiC: H 層に添加される燐、または砒素等のN型の不純物の添加量によって異なり、添加量が多く成るほどエネルギーギャップの値は小さくなる。またa-Si: H層に炭素を添加し、更にN型の不純

物原子を添加した本発明のN^a-SiC:FI層よりな

2 図の実線曲線に示すように、従来の10⁻¹¹Aより 10^{-1*}Aに迄低下し、Ioff電流の動作マージンが増 大する。

商、上記したia-Si:B層に炭素原子を添加した時の伝導帯のエネルギー値(Bc)と価電子帯のエネルギー値(Bc)と価電子帯のエネルギー値(Bv)との差のエネルギーギップ(B。)の値との関係図を第5図に示す。この図で経軸はB。の値(ey)を示し、機軸はia-Si:H層に添加された炭素原子の量をSi原子に対する原子%で求めた値である。このようなa-SiC:H層を形成するにはシラン(SiHa)ガスと共に炭素原子を有するメタン(CHa)ガス、エタン(CzBa)ガスおよびプロパン(CzBa)ガス等のガスを同時に反応容器内に導入してプラズマCVDで形成する。

また上記したi a-Si:H層に窒素原子を添加した時の伝導帯のエネルギー値(E_{ν}) と、価電子帯のエネルギー値(E_{ν}) との差のエネルギーギップ(E_{ν}) の値との関係図を第6図に示す。図で経軸は E_{ν} の値(eV)を示し、機軸は E_{ν} の値を第分で求された窒素原子の量をSi原子に対する原子%で求

めた値である。

このようなa-SiN:H 層を形成するには、シラン(SiHa) ガスと共に窒素原子を有するアンモニア(NHz) ガス、或いはMzガスを反応容器内に導入し、プラズマCVD 法で形成する。

このような本発明の実施例の薄膜トランジスタの構造によれば、正孔がオーミック電極側(ソース領域側)に移動するのを阻止するプロッキング層がN・a-SiC:H 層内に形成されるので、loff電流がパネルの温度上昇や、照明光源から溺れた光によって増加し難くなり、loff電流の動作マージンが増大する。従ってこれを用いて液晶表示パネルを形成すれば高品質のパネルが得られる。

尚、本実施例ではN・a-SiC:B 層をコンタクト 層として用いたが、P型の不純物例えばポロン (B)を添加してP・a-SiC:B 層をコンタクト層と して形成して、従来と逆方向の電圧をゲート電極 に印加して用いても良い。

(発明の効果)

図において、

21はガラス基板、22はゲート電極、23は絶縁膜、24は半導体層、25はコンタクト層、26はオーミック電極、27はソース電極、28はドレイン電極、31は電子エネルギー、32はフェルミレベル、33はプロッキング層、34は正孔を示す。

代理人 弁理士 井桁 貞 -

以上の説明から明らかなように本発明によれば、 駆動電流の動作マージンの大きい薄膜トランジス タが得られるので、これを用いて液晶表示パネル を形成すれば、高品質のパネルが得られる効果が ある。

4. 図面の簡単な説明

第1図は本発明の薄膜トランジスタの構成図、 第2図は本発明の薄膜トランジスタの特性図、 第3図は本発明の薄膜トランジスタのエネルギ ーパンド構造を示す断面図、


第4図は第3図の要部の拡大図、


第5図はa-Si:Hに対するCの添加量とE。の関係図、

第6図はa-Si:Hに対するNの添加量とE。の関係図、


第7図は薄膜トランジスタを用いたアクティブ マトリクス型液晶表示パネルの斜視閃、

第8図は従来の薄膜トランジスタの断面図である。







本亮明a薄膜lランジステッチ性図 第 2 図





本光明。薄膜17>>29aT4以4-17小精造6末4新面图 第 3 因



才3回の要部の拡大図 第 4 回







徒未の薄膜トランジスタの新面図 第 8 図